verilog三线八线译码器,低电平有效,带使能端答:module exam3-8(a,b,c,y,en);input a,b,c,en;output [7:0] y;reg [7:0] y;always (en or a or b or c)begin if(!en)y=8'b11111111;else begin case({c,b,a})3'b000: y<=8'b11111110;3'b001: y<=8'b11111101;3'b010: y<=8'b11111011;3'b011: y<=8'b11...